24小時聯系電話:18217114652、13661815404
中文
公司新聞
PCB 布局中的晶體振蕩器保持頻率穩定
PCB 布局中的晶體振蕩器保持頻率穩定
隨著現代生活變得越來越瘋狂，我們需要跟蹤幾分之一秒。電子 pcb 布局晶體振蕩器指南是使這成為可能的秘訣。
施密特觸發器或 555 定時器的輸出時鐘信號使用 RC 時間常數進行控制。使用這些電路的問題在于電阻器和去耦電容器的值不會隨時間保持恒定。電阻和電容都會隨著電路板的溫度而變化。組件也會隨著老化而退化。這些因素導致時鐘頻率隨時間漂移。
如果頻率穩定性和精度至關重要，則晶體振蕩器是更好的選擇。切割成特定形狀的石英晶體可以以特定的諧振頻率振動，并且該頻率對溫度變化非常穩定。如果在 PCB 中正確放置和連接，晶體振蕩器可以輸出從 kHz 到 MHz 的穩定頻率。
任何使用時鐘的數字系統都存在設計挑戰。在 PCB 中尤其如此，其中寄生電容和信號反射等問題會降低信號完整性。其中一些設計問題在高頻下變得更加緊迫。幸運的是，有一些設計策略有助于保持設計中的信號完整性。
最小化傳播延遲和時鐘偏差
邏輯電路中的開關，尤其是 TTL 和 CMOS 邏輯器件，會導致傳播延遲在時鐘輸出的下游累積。雖然這往往是納秒級的，但它變得與高頻電路中的時鐘脈沖寬度相當。
無論設備中使用的時鐘如何，都可能發生時鐘偏差。當時鐘信號路由到各種電子元件時，走線長度的變化會導致時間延遲累積。當時鐘偏移與傳播延遲相結合時，并行走線中的時鐘脈沖之間的不匹配可能會很嚴重。
時鐘偏差和傳播延遲可以通過調整信號走線的長度來補償。應使連續組件之間的差分走線長度相等，以最大限度地減少時鐘偏差。某些平行走線可能包含不同數量的組件，在您的印刷電路板上放置走線時，應考慮每個組件的傳播延遲。
通過匹配并行走線避免時鐘偏移
地平面放置
一些 PCB 設計人員可能傾向于直接在接地平面上運行電源和信號走線。不建議這樣做，因為不正確的接地平面放置會導致您的時鐘電路用作天線。該電路不僅容易受到外部 EMI 的影響，而且該電路還會產生 RF 輻射，從而在附近的其他電路中引起 EMI。
對于特定的時鐘頻率，地平面的厚度僅為 1/2 波長。由于晶體振蕩器是一個真正的寬帶電流源，時鐘信號及其返回電流都包含一個高頻分量帶。如果允許這些電流流過接地層，則您剛剛創建了一個中心饋電貼片天線。
如果時鐘信號頻帶與地平面諧振頻率之一重疊，則地平面中會產生強電流。但是，如果將電源層和接地層分開，高頻電流環路引起的輻射會減少。這也將降低對外部 EMI 的敏感性。
接地層和電源層分開以減少 EMI
使用正確的電容器
可以通過使用兩個電容器來保持來自晶體振蕩器的信號完整性。一個應該連接在高壓引腳和地平面之間，另一個連接在地引腳和地平面之間。您需要將電容器與您選擇的特定晶體相匹配。不同的振蕩器型號所需的電容也不同，即使是同一制造商也是如此。
您的晶體振蕩器將包含負載電容規格（通常為 20 到 50 pF），您可以使用它來確定與晶體一起使用的電容器。每個電容器應該是負載電容值的兩倍，減去任何雜散電容。雜散電容值往往是幾個 pF。當您在時鐘信號走線和電路板上的其他 IC 之間建立連接時，不要忘記包括旁路電容器。
避免時鐘信號線上的過孔
過孔可以作為走線中的電容或電感不連續點。這意味著承載時鐘信號的走線可能會從過孔反射并導致信號完整性問題。如果可能，建議不要通過過孔路由晶體振蕩器產生的高頻信號。如果必須使用通孔以保持形狀因數，則走線和通孔必須阻抗匹配以防止反射。
通孔和走線之間的阻抗匹配可以通過最小化或消除通孔中的短截線來實現。未使用的短截線就像一條未端接的傳輸線，其諧振頻率附近的信號顯著下降。短樁通常沒有任何有用的用途，可以通過背鉆去除。然而，背鉆需要額外的制造步驟并且會增加制造成本。