24小時聯系電話:18217114652、13661815404
中文
公司新聞
反對多層 PCB 中正交走線布線的案例
反對多層 PCB 中正交走線布線的案例
隨著電子和 PCB 設計變得越來越復雜，很容易在不考慮上下文的情況下應用本網站和其他網站的建議，從而導致這些設計選擇導致電路板失敗的情況。
我最近有一個客戶在尋找一些幫助調試升級到舊設計。客戶端決定使用具有 6 層堆疊的經典正交跟蹤路由建議，類似于下面顯示的堆疊。在這個疊層中，兩個頂層和兩個底層是信號層。這些層中的走線在 IC 之間正交布線，標準通孔用于層轉換。
不要將這種簡單的 6 層堆疊與高速信號一起使用...
有經驗的設計師應該已經知道這張圖片有什么問題。問題是工程師試圖升級設計以使用運行在 400 MHz的新 MCU和高速接口，但沒有改變疊層，設計不可避免地失敗了。
此時，解決方案應該是顯而易見的；正確設計疊層，在高邊緣速率下工作時，您將不必依賴正交布線來確保信號完整性。事實證明，這最終成為一個電源完整性問題，它與正交路由關系不大，而與層排列有關。然而，這引出了一個問題：什么時候應該使用正交路由？
正交跟蹤路由何時適用？
在相鄰信號層上使用正交走線布線的主要目標是消除走線之間的電感串擾。隨著數字信號的傳播，它會產生一個磁場，信號的開關邊沿會在跡線周圍的區域中產生變化的磁通量。當磁場線入射到與環路區域垂直的閉合導體環路上時，不斷變化的磁場通量會在受害信號線中感應和反電動勢。
當相鄰層上的互連以正交方式（沿垂直方向）布線時，來自一條跡線的磁場將始終平行于由下一層上的受害跡線形成的導體回路，從而有效地消除了直接電感串擾。雖然這種描述在技術上是正確的，但它過于簡單化，并沒有考慮實際 PCB 堆疊和布局的其他重要方面。使用正交路由所涉及的主要問題與交換速度、解耦和定義可靠返回路徑有關。
盡管沒有電感耦合，但仍然存在電容耦合，即使走線之間的交叉區域很小。如果您沒有正確設計返回路徑，信號層 1 與其地之間的電場（見上圖）可能會耦合回層 2 中的信號，原因是它們的互電容之間存在電位差，從而產生電容串擾。當信號邊沿速率較快時，電容耦合信號所看到的阻抗較低，從而在受干擾跡線中產生較強的電流脈沖。
這樣的高級設計不會使用正交走線路由。
在較低的邊緣速率下，無論是否使用正交布線，您可能都不會注意到電容串擾。它仍然會發生，但它可能不足以突破連接到受害跡線的任何組件的噪聲容限。在低速時，電感耦合信號的阻抗較低，因此您可能希望在相鄰信號層上正交布線，以最大限度地減少電感耦合。使用低邊緣速率是在相鄰信號層中進行正交走線布線合適的一種情況。
對于我們其他人，我們通常在邊緣速率方面工作在納秒以下，這需要信號層之間的仔細屏蔽/隔離、精心設計的返回路徑和超穩定的功率傳輸。這一切都取決于設計正確的 PCB 疊層。