24小時聯系電話:18217114652、13661815404
中文
行業資訊
在PCB布線中使用電磁求解器提取寄生參數
在PCB布線中使用電磁求解器提取寄生參數
寄生參數提?。杭呻娐吩O計界每天都必須處理這項任務，尤其是當柵極特征減少到~350 nm 以下并且芯片以高開關速度運行時。PCB社區也必須處理這個想法，以便更好地設計電力傳輸網絡、具有精確阻抗的互連以及正確量化串擾和耦合機制。有許多第三方應用程序可用于從您的布局中提取特定幾何形狀的寄生參數，但這些工具的結果對于大多數設計軟件來說是不切實際的。
為什么要擔心PCB中的寄生效應？我們如何在設計過程中處理這些問題？有意和無意的寄生效應對PCB中的信號和電源行為負有全部責任。在計算阻抗時，實際上是在計算兩個重要的寄生參數，并且將它們用作路由引擎的一部分。您還可以將這些值用于串擾預測、涉及瞬態和振鈴的功率模擬，甚至將ESD脈沖耦合到暴露的跡線中。
痕跡的寄生提取
您創建的PCB疊層將部分確定影響導體的寄生參數。您實際上不需要復雜的場求解器來確定PCB布局中特定走線周圍出現的寄生效應。您在PCB布局中放置的走線將具有一些決定其阻抗的自然寄生電容和電感。然而，如果你在走線附近放一些銅，它們將是一些額外的互電容和電感，會改變走線的阻抗。實際上，可以使用阻抗計算器工具以及文獻或場求解器實用程序（Ansys、COMSOL 等）中的一些分析公式來確定這些寄生值。
對于 PCB上的單個走線（無論其寬度如何），您可以通過兩種方法獲得寄生電容和電感：
直接計算，需要場求解器或期刊文章中的一些復雜分析公式
通過比較計算，包括將無寄生阻抗計算與耦合跡線阻抗計算進行比較
第一點，直接計算，非常強大，需要一些昂貴的軟件。您還可以在文獻中找到特定結構的公式，但這些公式通常非常復雜，可能涉及數十個參數。不同結構的互耦合公式也幾乎沒有泛化性。
第二點，比較確定，如果你有可用的公式，其實比較簡單，只是比較不同計算器的阻抗值。這基本上是我在上一篇關于覆銅和 50 歐姆阻抗微帶/帶狀線之間的間隙的文章中所做的；通過比較特定寬度的阻抗值，可以確定寄生效應何時會對阻抗產生顯著影響。
在接下來的部分中，我將采用類似的方法，但我將使用 Altium Designer 中的場求解器來生成結果。使用單端走線阻抗計算的結果，然后將這些結果與其他走線阻抗計算進行比較，您可以通過一些簡單的公式快速提取寄生參數的值。
方法
此處的方法很簡單，它依賴于將隔離跡線的阻抗計算與具有寄生效應的跡線的阻抗計算進行比較。這樣，您就可以計算出寄生參數的值，即互電容和電感。請注意，在此示例中，我們使用的是無損阻抗，因為這是 Altium Designer 中返回的值。但是，它確實可以非常準確地估計高達 GHz 頻率的寄生參數。
無寄生效應（左）和有寄生效應（右）的 PCB走線與安靜線或平面的無損阻抗公式。
請注意，任何計算器應用程序（例如我在其他博客中創建的計算器）或 Altium Designer 中的層堆棧管理器只會返回L或L p。由于分子是傳播常數，我們現在有 2 個方程和 2 個未知數，因此可以求解系統以獲得寄生參數。這個模型是從 Telegraphers 方程推導出來的，假設有一個平面或附近的跡線到所討論的線路，附近的導體保持安靜。
當您在層堆棧管理器中創建阻抗配置文件時，您可以從阻抗選項卡中找到 L或L p的值。如下所示，我們將微帶線與共面微帶線進行比較；兩者具有相同的寬度。通過這種比較，我們可以準確地確定附近接地傾倒的存在引入了多少寄生電容。
該結果表明，在距離附近平面 8 mil 的 8 mil 襯底上，14.423 mil 寬的微帶線將具有 64.5 fF 的寄生電容和 755 pH 的寄生電感，由附近的平面引入。這比使用諸如互阻抗和自阻抗（Z 參數矩陣）之類的東西用于跡線和其他一些結構要快得多。
平面附近的單跡線
這涉及通過以下過程比較單個跡線和共面線阻抗：
為微帶線或帶狀線選擇基板厚度和走線寬度。注意電感和電容值。
使用共面線設置相同的跡線。選擇到地面澆筑起點的大間距。注意電感和電容值。
調整地面澆筑間距并計算阻抗。
使用來自 3 的數據和上面的等式計算互阻抗和電容。
轉到步驟 1 并重復新的基板厚度/Dk 值。
當您根據步驟 5 遍歷一系列值時，您可以構建一個顯示互電容電感值的圖表，如下所示。
下圖顯示了 Dk = 4.2 的 8 mil 和 4 mil 厚基板的微帶線結果；相應的走線寬度分別為 14 mil 和 7 mil。這里的想法是保持相同的 W/H 比率，因為該值主要負責設置走線的阻抗。從下圖中，我們可以立即看到更薄的基板提供了更低的寄生電容，因此我們預計高頻串擾會更低。
看看您是否可以繼續這個參數變化過程，以提取不同基板厚度值和走線寬度的更多趨勢。這里的結果也可以用于對稱和不對稱的帶狀線。
在這里，有一個明確的解決方案來解決返回附近接地覆銅區域的多余寄生電容的問題：使用更薄的電介質。請注意，當間距變小時，對寄生電感的影響幾乎與接地傾倒的間距無關，這說明接地傾倒在抑制低速串擾方面不是那么有用，但它可能對抑制高頻噪聲更有用。
靠近另一條跡線的單條跡線（相同寬度）
對于耦合線，您還可以獲得兩條走線之間的互電容和電感值。但是，請注意，上面的模型處理的是單端走線，而我們使用的是差分模型，因此在求解聯立方程以獲得寄生效應之前，我們必須將返回的差分阻抗減少 2 倍。在下面的結果中，我對微帶走線使用了相同的兩種基板類型（同樣，Dk = 4.2）并通過走線分離進行迭代以確定寄生效應。請注意，這不是使用與任何接地覆銅（非共面）的間距來執行的。
與單端微帶線的情況一樣，您可以將相同類型的模型和程序應用于帶狀線。我們看到了更高的互感，正如我們對更窄的導體部分所期望的那樣。
寄生效應和信號完整性
當我們繼續討論互連設計和確定可接受的跡線密度限制時，我將在即將發表的一些文章中使用其中一些結果來分析串擾。這種比較方法簡單但功能強大，它可以幫助您檢查寄生效應在高速/高頻跡線中開始產生帶限效應的水平。
除了阻抗和串擾之外，寄生效應的另一個重要方面是布線，特別是差分對和高頻信號。寄生效應以兩種方式影響信號：
差分對中的偏移：一條線上的寄生（主要是電容）會降低相對于另一條線的信號速度，從而導致過度偏移。如果偏斜過大，這可能會導致每個極性信號的邊沿速率失準。
RF 信號中的相位響應：由于寄生效應引起的傳播常數變化會導致互連的相位響應發生變化。這對于邊緣耦合波導、表面層發射器、任何依賴諧振來定義其傳遞函數的電路以及以串聯級聯方式排列的任何這些元件都很重要。這是我在高頻互連設計課上教授的一個更高級的主題，但我會在未來創建更多關于此的文章。
對于差分對上承載的數字信號，解決方案很簡單：保持走線及其周圍的對稱性，并強制長度匹配。雖然長度匹配不一定是完美的，但 CAD 工具可以很容易地接近完美。應始終強制執行某種程度的長度匹配，以確保信號邊緣速率在接收器處保持同步。您會注意到阻抗計算器還計算了包含寄生效應的傳播延遲，因此可以執行延遲調諧?；跁r間的長度調整（又稱延遲調整）確保您始終在 PCB布局中應用準確的長度匹配結構。
Altium Designer ?中的交互式布線和層堆疊創建功能允許您執行一系列寄生提取任務。只需使用層堆棧管理器中的內置電磁場求解器來處理各種跡線幾何形狀，然后按照上述步驟確定對其他跡線或平面的寄生。當您準備好向您的制造商發布您的電路板制造文件和圖紙時，Altium 365 ?平臺可以讓您輕松協作和共享您的項目。