24小時聯系電話:18217114652、13661815404
中文
行業資訊
微帶線離地間隙如何影響損耗
微帶線離地間隙如何影響損耗
我們發現，一旦澆注和走線之間的間距變得太小，走線就會變成阻抗控制的共面波導（有或沒有接地）。我們還看到，走線和接地覆銅之間的間距的 3W 規則有點過于保守。
本質上，如果您的目標是達到目標阻抗，并且您擔心附近的傾倒可能會如何影響阻抗，那么您可以獲得比 3W 規則設置的限制更近的值。但是，您可以應用的確切間隙限制取決于電介質的厚度；更厚的基板允許更小的間隙寬度比，在一些模擬中研究發現所有這些都輕松地違反了實際層壓厚度的 3W 規則。
雖然我們在上一篇文章中關注的是阻抗，但人們理所當然地會問，對損耗有什么影響？如果這個問題的原因不明顯，或者如果您沒有了解傳輸線設計的最新細節，請繼續閱讀以了解附近的接地灌注如何影響阻抗控制互連中的損耗。
為什么走線附近的地面會影響損耗？
這是一個合理的問題，它涉及附近的導體如何修改帶有一些靜電荷或電流密度的跡線周圍的電磁場分布。要了解將接地銅澆注放置在微帶線或帶狀線附近時會如何產生損耗，讓我們看一下電場。
在下圖中，我繪制了微帶線周圍電場的粗略草圖。當附近有一些接地銅倒在與跡線相同的層上時，一些電場線終止于導體的邊緣。
附近有接地銅澆注的跡線周圍的電場和磁場分布。
由于接地將場線拉向接地區域，因此電磁場強烈地集中在走線和附近的覆銅之間的區域。您可能想知道，這如何導致更大的損失？
趨膚效應和圖像電流
現在是上一堂電磁學課的時候了……當信號沿著走線傳輸時，其相關的電流密度將聚集在引導信號的走線邊緣。然而，我們在電磁學課程中學到的典型圖片僅適用于我們考慮與所有其他介質（包括任何其他附近導體）隔離的無限長電線。實際情況是，當導體靠近跡線時，電流會聚集在正交取向電場最強的跡線區域周圍，該區域沿著跡線的橫向邊緣。
電流擁擠以及附近接地銅澆注的跡線周圍產生的更高趨膚效應。
在我最近在一些會議上的演講以及我從許多其他研究人員那里看到的演講中，介紹了涉及趨膚效應的分析計算，同時忽略了附近地平面和覆銅中的鏡像電流。這主要是為了計算和演示期間的簡潔而進行的簡化。為每個軌跡排列計算這個特定的分布值得在 IEEE 或 JPIER 之類的期刊上發表自己的文章。然而，這是理解耦合電容的作用及其對損耗的影響的主要考慮因素。
要了解有關在導體中創建鏡像電流以及它如何扭曲趨膚效應的更多信息，請查看發表在 IEEE 上的這篇文章：
因為電流擠在走線的邊緣，這增加了電流和銅走線粗糙壁之間的相互作用強度。請記住，銅粗糙度會增加趨膚效應的幅度并產生額外的有損阻抗?，F在，要了解這種相互作用中會發生什么，我們必須了解鍍銅材料如何影響損耗。
下圖顯示了我在上面鏈接的視頻中的重要圖表。本質上，由于銅和鎳之間的鍍層結合，共面波導中傳播電流遇到的粗糙度比微帶線大得多。同時，對于裸銅，我們看到兩條傳輸線的損耗非常相似。在幾 GHz 以下，每種類型的傳輸線的損耗似乎沒有區別。
沿微帶線和接地共面波導的外邊緣電鍍造成的損耗比較。
那么您應該在互連附近使用接地銅澆注，還是應該省略它？顯然，要考慮的不僅僅是屏蔽、阻抗和損耗。熱傳輸也被認為是在 PCB 周圍放置覆銅的原因之一。如果您確實想在高速阻抗控制走線周圍使用覆銅，請確保使用一些基本測量（TDR 或S 參數）來測試您的互連。上述結果應說明為什么浸銀通常是高頻/高速阻抗控制互連的電鍍選擇，而不是 ENIG。
概括
公平地說，在每個信號層中不加選擇地填充覆銅有一些缺點，其中一些我們已經在此處指出。我不同意使用銅澆注是一種糟糕的設計實踐并且永遠不應該使用的暗示，但是您應該考慮特定設計的缺點，并確保根據這些假定的缺點測試原型。澆銅的應用可以正確使用或不正確使用，它的使用有時被框定為“總是”或“從不”類型的選擇之一；雙方可能都在斷章取意地斷定對方的設計選擇。在任何情況下，您都需要澆銅來定義現代 RF 設計中提供屏蔽的PCB 元件，襯底集成波導和阻抗控制的共面波導。如果損失有問題，請確保明智地使用它并應用適當的電鍍。