24小時聯系電話:18217114652、13661815404
中文
行業資訊
2 層 PCB 上 USB 2.0 的布線要求
2 層 PCB 上 USB 2.0 的布線要求
2 層 PCB 準備布線規則以支持數字信號布線和布局的一些基本要點。我們特別研究了在 2 層 PCB 上支持 I2C 或 SPI 等數字接口所需的一些基本疊層和布線規則。使用這些接口時，一些簡單的指南可以幫助確保電路板中的信號完整性并減少 EMI。
像 USB 這樣的阻抗控制接口怎么樣？需要阻抗控制，并知道什么時候可以違反，是在 2 層 PCB 上布線 USB 之類的東西的要點。在本文中，我將展示您應該如何路由像 USB 這樣的高速協議。具體來說，我們將研究布線電路板所需的重要設計規則，尤其是我們可以接受的承載 USB 數據的走線的長度限制。如果您還沒有閱讀本系列的前一篇文章，請看一看，因為它奠定了理解 USB 路由要求的限制所需的一些概念基礎。
入門：USB 2.0 高速路由要求
在上一篇關于 2 層 PCB 布線的文章中，我們研究了一個程序，以確定您可以在設計中使用的最長線路長度，而無需應用阻抗匹配。我們發現長度限制取決于沿傳輸線長度可以容忍的輸入阻抗偏差水平。具體來說，取決于您是否認為信號傳輸距離的 10% 到 25% 是限制走線長度的重要因素。
對于這個演示，我想在高速標準下查看該板上的 USB 2.0 路由，并且出于特定原因我專注于該標準。USB 2.0（高速）仍在某些系統中使用，因為它提供與舊設備的連接以及快速的數據傳輸速率，并且它仍在流行的平臺上使用，例如帶有 B 型插頭的 Arduino。
為了說明兩種可能的設計，我比較了兩種 USB 2.0 規范（全速和高速）的數據速率和上升時間：
|
最小驅動器上升/下降時間 |
- 500 ps（高速） - 4 - 20 ns（全速） |
|
最大差分對偏斜 |
- 100 ps（高速） - 1 至 5 ns（全速） |
|
阻抗目標 |
- 90 歐姆差分 |
我將在下面展示的過程是針對具有高速上升時間和偏移的 USB 2.0 信號執行的，但您可以將相同的過程應用于 USB 3.0 或任何其他高速接口。請記?。?span>2 層板上的布線并不適合每個接口。例如，我不知道有人會推薦在 2 層板上布線 DDR4，因為長度限制很小，而且這些快速信號會產生輻射噪聲。
臨界長度
首先，我們想知道在典型的 2 層 PCB 上路由的 USB 信號的臨界長度。對于FR4 材料的 Dk = 4.8 內核，我們的傳播延遲大約為 150 ps/英寸，或大約 6 英寸/納秒。憑借我們針對高速規范的 500 ps 上升時間，這在上升時間內提供了 3 英寸的信號傳播距離。如果我們非常保守并且對臨界長度使用 10% 的限制，那么臨界長度為 0.3 英寸！
我們需要在此處布線的拓撲只是帶有差分對的串行線路。所以你有三個要素：
驅動程序組件，或帶有 USB 接口的處理器
終端電阻（請參閱下面的部分）
用于固定 USB 電纜的連接器
你可能想知道，它是如何在像 Arduino 這樣的平臺上完成的？看看下面的圖片，您可以在亞馬遜上購買 Arduino Mega。USB 控制器靠近連接器放置，絕對在 1 英寸以內。
Arduino Mega 示例板。請注意 USB 控制器芯片靠近 B 型連接器。
您會在其他 Arduino 板上找到類似的布局和布線。為了避免輸入阻抗與連接器、電纜和接收器不匹配，我們希望遵循上面顯示的建議，并在我們的 2 層 PCB 上保持走線較短。但是，我們不需要保守到應用 10% 的限制。相反，如果我們采用 25% 的限制，我們將擁有 0.75 英寸的更舒適的布線距離，這在 2 層 PCB 上更易于管理。
請注意，這是針對高速規范的。在全速規范下，對于 4 ns 上升時間，我們有更寬松的 2.4 英寸臨界長度（10% 限制）或 6 英寸臨界長度（25% 限制）。
終端電阻
接下來，我們需要考慮驅動輸出是如何終止的。由于我們在這里專門討論 USB，請注意 USB 2.0 規范要求在連接器附近的 D+ 和 D- 線上有一些端接電阻以匹配阻抗。這些可能被集成到芯片上的 USB 收發器中，或者它們可能需要作為外部組件。典型值為 15 歐姆、22 歐姆或 45 歐姆，但也可能使用其他值；確保檢查您的組件的數據表以了解需要什么終止。舉個例子，TUSB2077APTR USB 集線器控制器使用 27 歐姆終端電阻器。請務必查看數據表以檢查您是否需要這些外部電阻器。
差分偏斜
使用高速標準中的 100 ps 偏斜限制，我們現在可以計算差分對兩側（D+ 和 D- 信號）之間允許的長度不匹配。對表層布線進行大約 6 ns/英寸的傳播延遲估計，然后乘以偏斜限制，我們得到 0.6 英寸的走線長度差異。這是非常大的！我們有很大的自由度來允許某些走線長度匹配。但是，這里有一個重點：這包括互連的整個長度（您的板 + 電纜 + 接收板）。因此，為了安全起見，通過將線對布線在一起，盡可能地限制偏斜并在板上強制執行長度匹配。這很容易，因為 USB 控制器芯片通常會將 D+ 和 D- 信號放置在芯片的同一邊緣。
您的布線方式：耦合差分對或共面差分微帶線
您不能使用與高速 USB 2.0 中的特征阻抗相對應的走線寬度而仍然滿足阻抗規范。請記住，對于 Dk - 4.8，具有兩層的標準厚度 PCB 上的走線寬度約為 110 密耳。我們怎么可能達到 USB 2.0 高速中具有該走線寬度的差分對阻抗規格？
實際上，由于差分對中的走線相互耦合的方式，我們不需要使用該走線寬度。如果您使用帶有厚 2 層板的層堆疊計算器來計算微帶線的差分阻抗，您會發現所需的實際走線寬度要小得多，并且是間距的函數。對于 2 層 PCB 上的示例微帶線，Altium Designer 中的層堆棧管理器告訴我們，對于 5 密耳間距，走線寬度約為 16 密耳。
Altium Designer 的層堆棧管理器中的差分微帶阻抗結果。
對于這些差分微帶線，您可以使用更細的走線，但您需要使用更小的間距。在此設計中，我們接近蝕刻的跡線間間隙的限制，因此保持跡線之間的 5 mil 間隙是可以的，因為我們正在使用這些跡線寬度達到單端規范和差分規范。我們怎么知道我們正在達到規范的單端部分？這是因為：上面給出的走線寬度是針對單個走線的奇模阻抗，而不是特征阻抗！這就是為什么您需要堅持使用這個特定的走線寬度值，而不是單獨使用單個微帶線的特征阻抗值。
還有一種我們沒有討論的替代方法：使用共面微帶差分對。通過在表層的微帶上運行接地層，并將接地層置于底層的信號下方，您可以在 9.5 mil 寬的走線、5 mil 的走線間隙和 5 mil 的接地間距下實現 90 歐姆的差分阻抗. 我們可以從下面的值中看到，使用這些值我們可以很好地達到 USB 2.0 規范中所需的 90 歐姆阻抗。
共面差分阻抗導致 Altium Designer 的層堆棧管理器。
有了這種安排，我們就不必太擔心 2 層板中的臨界長度問題和走線寬度問題。但是，您需要注意，必須在整個路線長度上保持此寬度和間距。USB 布線將走線視為恰好承載差分信號的單獨單端走線，因此您可以單獨布線。
PCB布局內部
路由拓撲非常簡單：從 USB 芯片路由到終端/上拉/下拉電阻，然后到連接器，所有這些都是差分對。下圖顯示了帶有上拉和下拉電阻的高級路由拓撲。USB 2.0 標準下還需要一些電容器，如下所示。
用于全速和高速 USB 2.0 路由的路由拓撲。
路由相當簡單：遵循系統每個部分之間的標準差分對路由實踐，您就不會遇到信號注冊或阻抗匹配問題。保持與差分對線直接連接的短路徑，以便連接到 GND/VCC 以用于下拉和上拉電阻。請務必在數據表中檢查設備的應用電路，因為設備上的 D+/D- 線可能有額外的外部電容器；您將在我上面引用的 TUSB2077A 設備上看到這一點。
我們將在即將發布的博客中展示 PCB 布局中的真實示例?，F在，請自己嘗試一下，看看是否可以完成設計布線。
概括
在本博客和我們之前的博文中，我們研究了在 2 層 PCB 上設置和布線高速接口（如 USB）時要遵循的一些重要布線規則。以下是我們的最終路由指南：
在沒有阻抗控制的情況下保持走線長度小于 0.75 英寸
將差分對長度失配保持在 0.6 英寸以內
如果由于電路板尺寸或長度要求而無法實現 #1，請使用差分微帶線或共面差分微帶線（均具有受控阻抗）以達到 90 歐姆差分阻抗規范
此處顯示的布線指南并不總是能保證 EMC，還需要考慮設計的其他方面，這些方面有時在 2 層 PCB 中做得很差。但是，如果您使用的是全速規范，這些指南肯定會對 EMI 有所幫助。我個人的偏好是將 4 層 PCB 用于串行數字總線和高速協議，特別是當電路板較大或要批量生產時。
如果您使用的是 USB 3.0，那么由于邊緣速率快，您對長度匹配有嚴格的要求，您應該將接口放置在靠近連接器的位置，就像我們對上面列出的全速規范所做的那樣。