24小時聯系電話:18217114652、13661815404
中文
技術專題
層之間的PCB間隙和走線間距規則
大多數設計人員習慣在同一層上走線之間的PCB間隙規則。但是，層之間的PCB間隙是設計中經常被忽略的因素。但是，如果您十年前從事該行業，那么您可能就不必擔心了。
如果您現在正在進行電路設計，則不能說相同的話。如今，單電源設計在同一基板上存在電源和控件的情況已變得越來越普遍。盡管這樣做的風險是在低壓信號附近有高壓走線。
當兩個電位差很大的導體彼此靠近放置時，就有發生電弧的危險。換句話說，火花可能會通過絕緣層跨過高壓走線到達信號走線。瞬間，低壓組件的端口可能會遭受災難性損壞。
如果您在PCB上的電壓為30VAC或60VDC及以上，則應該研究各層之間的走線間隙。同樣，在描述高壓導體之間的分隔時，術語“爬電”而不是“間隙”更為準確。
電氣間隙是指暴露于空氣中沿直線測量時導體之間的距離。同時，爬電距離是指在絕緣材料的表面上測量時導體之間的距離。
規范PCB電氣間隙的標準
盡管通常討論相似層上的跡線之間的間隙，但很少提及將跡線放在不同層上時將它們分開。在這件事上，PCB設計者可以參考任何標準嗎？是!
IPC2221B
IPC2221B是PCB設計中的通用參考標準。它可能涵蓋設計過程的每個方面，包括電氣間隙。
在其中，您將能夠發現有關板形狀，輪廓和安裝孔的各種設計思想的必要間隙。影響制造限制的電路板形狀，確定電路板和組件的機械支撐或連接的安裝孔以及確定放置和組裝能力的輪廓都可能影響間隙的決定?？紤]可以將您的組件放置得多么緊密，以實現最佳的可制造性。
您可以在表6.1中找到PCB之間間隙的特定值。B1列顯示內部導體之間的間距值：
高壓走線應如何在層之間分開？
防止高壓信號走線與低壓信號過于接近的最佳方法是不要將它們放在同一PCB上。但是，隨著現代產品變得越來越緊湊，對于某些人來說，這被證明是不可能的選擇。
與同一層上的跡線分隔不同，您的選擇非常有限。您不能通過添加插槽或對跡線之間的絕緣區域進行v刻痕來增加爬電距離。任何實際的調整都是增加分隔跡線的襯底的厚度。
因此，IPC-2221B可作為在中間層分隔導體的預浸料厚度的良好參考。例如，對于100V的走線，您需要0.1 mm的間距。
另外，您將要考慮所用PCB的比較跟蹤指數（CTI）。CTI是施加電壓時材料擊穿點的指示性測量。CTI的范圍從0到5，最低的數字表示最堅固的材料。
FR4通常用于PCB，屬于CTI值為175V至249V的類別3。如果使用更高的電壓，則使用具有更高CTI值的PCB材料是有意義的。