24小時聯系電話:18217114652、13661815404
中文
技術專題
您應該在 PCB 電源平面中路由信號嗎？
您應該在 PCB 電源平面中路由信號嗎？
再一次，我們有一個很好的例子，說明一個長期存在的設計指南沒有足夠的背景。這個問題的簡短回答是“是”，在某些情況下可以這樣做。這種做法很常見，我們在客戶端板上這樣做，這些產品沒有任何阻抗問題、EMC 問題或 DC 功率損耗，因為疊層設計正確，并且因為我們考慮了如何正確布線設計。但是，在電源層上布線信號或在信號層上布線電源軌時，需要考慮多個維度。困難來自對電路板中電源完整性、受控阻抗和直流電源分配的考慮。
如何在 PCB 電源平面層中路由信號
在開始用走線切割 PCB 的電源平面層之前，您需要考慮以下方面的設計要求：
電源平面電流容量
低速與高速信號和阻抗
如果平面用作參考層，則返回路徑
讓我們更詳細地了解每個領域。
電源平面電流容量
每當您設計電源平面時，它都會有一些定義的載流能力，這與構成平面層的銅的尺寸有關。如果您開始通過高功率平面布線，您將平面分割成多個部分，每個部分的電流容量將低于統一平面層。此外，如果您的電源層的形狀非常復雜，您最終可能會創建一個具有高電流密度的漏斗，該漏斗會變得很熱。您可以在 PDN 分析器模擬中可視化這樣的效果。
高電流電源平面中的這個區域可以充當具有較低電流容量的阻塞點。
彌補電源層中布線的一種解決方案是在相鄰層上使用另一個并行運行的電源平面。在這種安排中，您實際上是將電流分流到兩個平行平面，這將有助于確保您不會超過任何一個平面部分的電流容量。對于大多數低功耗設備，您通常無需擔心這一點。但是，如果您有一個高功率系統，則可能無論如何都需要這樣做，以便系統可以提供足夠的功率而不會變得太熱。一個常見的例子是背板(3U/6U) 或其他機架安裝單元。
跟蹤阻抗
如果您沒有通過電源層上的覆銅布布線受控阻抗線，您就不必太擔心這一點。只要您遵循此列表中的其他準則（如果適用），SPI 和 I2C 等低速數字協議以及 GPIO 就可以通過覆銅路由而不會出現問題。阻抗很重要的高速協議是另一回事，您需要確保在這些跡線周圍提供足夠的覆銅間隙，以確保不違反阻抗目標。如果您的功率注入太靠近您的走線，那么您需要在層堆疊中使用共面計算，以確保您不會違反阻抗容差。
在這個例子中，我已經清除了電源層，因為在這一層更容易為走線騰出空間。請注意，我還忽略了大中央區域的銅，因為由于該板的間隙規則，它不會提供任何有用的功能。
通過應用高間隙切割平面所涉及的危險是最終將銅切割成太多部分。如果走線過多，則會在布局周圍留下大量剩余的銅，這些銅被切成小塊。對于同樣需要阻抗控制的低層數板，您可能沒有另一個電源層用于將所有這些部分重新連接在一起。如果您發現必須通過電源層布線大量走線，最好再添加兩層（電源層和接地層）。
返回路徑
與任何其他情況下的布線一樣，請確保 PCB 中的信號具有明確定義的返回路徑，尤其是在電源層布線時。這里的問題是如果您在相鄰層中布線。當您在與電源區域相同的層中布線時，您將在參考平面中放置間隙。對于電源區域，這通常沒問題，除非您使用電源區域作為另一層信號的參考。然后，如果您碰巧穿過這些間隙之一，則會創建一個具有更高寄生電感的區域，然后可以從串擾或外部源接收更多 EMI。
對于在兩個平面層之間傳播的低速協議，只要另一層中的平面是統一的，您就可以通過拆分的電源平面進行路由。您創建的阻抗不連續性將在電氣上很短，因此您無需擔心反射，并且另一層上存在平面有助于確保仍然存在明確的返回路徑，盡管該區域的電感較高隨著飛機分裂。對于更高速度的信號，這更為重要，您最好添加一個新層來為這些信號騰出空間，而不是切斷電源層。
概括
總而言之，如果您使用不需要阻抗控制的低速數字信號操作，我不會太擔心電源覆銅中的布線。請注意電源層周圍的電流路徑，盡量不要將電源層切成小島。在其他情況下，您應該使用附加層并在那里布線。此外，必要時請注意阻抗要求：放置得太靠近帶狀線或微帶線的銅會產生阻抗偏差，確保附近有另一個參考平面，并避免穿過相鄰層的間隙布線。