24小時聯系電話:18217114652、13661815404
中文
技術專題
數字IC應該使用什么尺寸的去耦電容器？
數字IC應該使用什么尺寸的去耦電容器？
關于旁路和去耦電容器，這里有很多信息。這兩個組件對于維持電源完整性和信號完整性至關重要。當您開始閱讀有關此主題的信息時，您會發現為數字IC調整去耦電容器尺寸的過程非常簡單。
旁路與去耦：有什么區別？
盡管通過閱讀一些PCB設計指南不會了解這一點，但旁路和去耦電容器并不涉及兩種不同類型的電容器。這兩個術語指的是電容器的功能，而不是電容器的設計或所用的材料。許多設計人員將兩個電容器及其功能互換使用。本質上，任何給定的電容器都可以用作旁路或去耦電容器。
旁路電容器背后的意圖是通過將噪聲直接“旁路”到地面來防止噪聲從電源進入PCB系統。由于電容器還用作接地的高通濾波器，因此可以使用電容器將系統中的高頻噪聲直接傳遞到接地回路。實際上，直流電源輸出中存在的低電平噪聲永遠不會進入系統。
將此與另一種使用電容器的電源完整性進行比較。當放置在IC的電源和接地引腳上時，電容器執行的功能與使用電源時相同，因此有時也稱為旁路電容器。實際上，它提供了與旁路相同的功能，即，它通過電容性阻抗提供了一條接地路徑。但是，它執行的另一項功能非常重要，因此，該放置使電容器成為去耦電容器。當一個邏輯IC切換時，它可以提高自身和附近其他IC的接地電位，這種現象也稱為接地反彈。將去耦電容器連接至IC的電源和接地引腳，可將其電勢與板上其他IC的電勢“去耦”。
盡管這兩個術語最初旨在引用不同的功能而不是不同類型的電容器，但是任何想要確保電路板上功率和信號完整性的設計人員都需要為其旁路或去耦電容器選擇合適的尺寸。某些用于不同組件的數據手冊會強調在組件的電源和接地引腳之間增加一個專用的去耦電容器（他們通常將其稱為旁路電容器）以達到信號完整性的目的。選擇正確的去耦電容器尺寸需要了解兩點：
電容器的實際電學行為以及如何在電路模型中對其進行描述
電容器的時域響應及其在放電過程中如何傳遞電流
等效電容器型號
為了選擇合適的電容器尺寸，您需要檢查電容器的基本電路模型。盡管我們想認為電容器的行為完全符合理論所指出的那樣，但實際上并非如此。因此，有一個經驗的RLC模型可用來解釋任何電容器的行為。
用于電容建模的等效RLC電路
在此模型中，ESR和ESL分別是等效串聯電阻和等效串聯電感。C的值可以視為組件數據表中引用的電容。最后，R的值說明了形成電容器的電介質的電導率。這說明了在電容器充電并從電路中移除后在任何電容器中都會發生的瞬態泄漏。該值通常足夠大，可以忽略。
在此模型中（忽略R），假設連接到電路兩端的負載為0歐姆，則值（ESR /（2 * ESL））是等效電路的阻尼常數。這決定了在完全充電/放電情況下電路對輸入電壓變化的響應速度。您應該檢查電容器的數據表，以便可以計算阻尼常數。
如果要斷開具有更快開關速度的數字電路的去耦，那么您將需要選擇一個具有等效阻尼常數的電容器，該電容器會嚴重阻尼或稍微過阻尼該電路，以抑制放電期間的振鈴。只要放電速率短于開關時間，那么去耦電容器將能夠快速補償電壓波動。
調整數字IC的總去耦電容
注意，以上關于等效模型中的放電速率的要點并未說明所需的電容。確定總去耦電容大小的一種方法是考慮需要傳遞給IC的最大電荷量，應將電荷傳遞給IC的速度以及要補償的電壓波動的大小。由于大多數負載都是電容性的，因此可以將到達負載的電流與信號電壓從OFF變為ON的速率相關（反之亦然）：
請注意，您可以將類似的技術應用于純電阻或電感負載。讓我們看一下具有多個開關輸出的數字IC上的容性負載。
示例：具有12個輸出的數字IC
展示如何將此公式用于容性負載的最佳方法是一個示例。假設您有一個具有12個輸出的數字IC，其中每個輸出信號為5 V，上升時間為6 ns。每個輸出驅動一個負載電容為50 pF的負載。如果將信號的上升時間近似為線性，則上式中的導數可寫為dV = 5 V，dt = 6 ns。因此，每個輸出所需的電流為：
示例IC的每個輸出電流
如果將全部12個輸出同時從高電平切換到低電平，則來自接地層的總電流涌入為500 mA。這種涌入會引起接地平面電勢的變化，從而導致信號電勢的變化，并且電容器應補償信號電勢的這種變化。如果我們假設ON狀態的閾值為4.5 V，則為了防止誤碼，需要補償的電壓降為0.5V。此外，必須在6 ns之內進行補償。因此，最小去耦電容為：
示例去耦電容器的最小電容
在這里，您至少應使用6 nF電容器在6 ns內補償最大0.5 V電壓。請注意，在本示例中，一些準則會建議并聯使用兩個3 nF電容器，因為這會將ESR降低2倍，但也將ESL降低2倍，因此對阻尼的影響為零。如果電容器的響應衰減不足，則可以選擇使用更大的電容器，因為這樣會使響應更接近臨界阻尼或過度衰減的情況。但是，并聯使用兩個電容器有助于使PDN網絡的阻抗譜在電容器的諧振頻率附近變平。
可以將類似的方法應用于電源總線上的去耦電容器，盡管您需要考慮紋波電壓（或開關電源的開關速度），輸出中的整體噪聲譜以及PDN阻抗等因素。它還有助于了解電感在PDN中的作用，無論是寄生電感還是故意放置的組件。
隨著電路板工作在更低的水平，更高的數據速率和更嚴格的噪聲要求下，每個設計人員都應擁有所需的工具，以選擇并放置PCB的旁路和去耦電容器。